no-img
papersaz

مقاله پیاده سازی دقیق ریشه دوم اعداد اعشاری در FPGA ها - papersaz


papersaz

ادامه مطلب

مقاله پیاده سازی دقیق ریشه دوم اعداد اعشاری در FPGA ها
zip
۲۱ آذر, ۱۳۹۵
3000 تومان
0 فروش
3000 تومان – خرید

مقاله پیاده سازی دقیق ریشه دوم اعداد اعشاری در FPGA ها


چکیده

به علت پیچیدگی الگوریتم ها، عملیات ریشه دوم[1] را به سختی می توان اجرا نمود. در این مقاله(مقاله پیاده سازی دقیق ریشه دوم اعداد اعشاری در FPGA ها)، ما یک الگوریتم ریشه دوم بدون بازیابی و دو پیاده سازی دقیق ریشه دوم عدد اعشاری را بر اساس الگوریتمی روی FPGA ها ارائه می کنیم. یکی از آن ها یک پیاده سازی تکراری کم هزینه است که از یک جمع کننده/تفریق کننده اضافه استفاده می کند. تاخیر عملیات یک سیکل 25 ساعته و نرخ مساله 24 ساعت است. مورد دوم، یک پیاده سازی لوله ای با توان بالا است که از جمع کننده/تفریق کننده چندگانه استفاده می کند. تاخیر عملیات سیکل 15 ساعته است و نرخ مساله یک سیکل 1 ساعت است. این بدان معنی است که پیاده سازی لوله ای می تواند دستور ریشه مربع را روی هر سیکل ساعت بپذیرد.

 



موضوعات :

درباره نویسنده

papersaz 161 نوشته در papersaz دارد . مشاهده تمام نوشته های

دیدگاه ها


پاسخ دهید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *